fpga開發(fā)工程師

面議

深圳碩士研究生 3-5年 1人 2024-10-08發(fā)布查看公告詳情

競(jìng)爭(zhēng)力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請(qǐng)聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：fpga開發(fā)工程師

職位類型：高級(jí)研究人員（正/副研究員）

工作地點(diǎn)：廣東深圳

招聘人數(shù)： 1

報(bào)名方式：網(wǎng)上系統(tǒng)

截止時(shí)間：詳見正文

用人部門：儲(chǔ)能研發(fā)部

其他要求

學(xué)歷要求：碩士研究生

工作經(jīng)驗(yàn)：3-5年

需求專業(yè)：

電子科學(xué)與技術(shù), 信息與通信工程, 計(jì)算機(jī)科學(xué)與技術(shù)

該需求專業(yè)僅展示一級(jí)學(xué)科

崗位職責(zé)

1.負(fù)責(zé)收集FPGA軟件設(shè)計(jì)需求，并完成規(guī)格書與評(píng)審；
2.根據(jù)規(guī)格書完成方案、詳細(xì)設(shè)計(jì)與評(píng)審；
3.根據(jù)詳細(xì)設(shè)計(jì)完成FPGA設(shè)計(jì)與評(píng)審；
4.完成功能仿真并輸出仿真報(bào)告；
5.完成單板級(jí)FPGA功能與性能自測(cè)；
6.完成產(chǎn)品及調(diào)試及優(yōu)化；
7.跟蹤并解決測(cè)試問題；
8.解決市場(chǎng)故障問題，做好市場(chǎng)支持工作，遠(yuǎn)程或現(xiàn)場(chǎng)解決工程中遇到的問題；
9.負(fù)責(zé)相關(guān)技術(shù)文檔編寫，參與制定和編寫設(shè)計(jì)規(guī)范，CBB公用模塊提煉，進(jìn)行設(shè)計(jì)技術(shù)積累；
10.對(duì)常用FPGA技術(shù)組織培訓(xùn)及交流。

任職要求

1.計(jì)算機(jī)、通信、電子信息、自動(dòng)化等相關(guān)專業(yè)的碩士及以上學(xué)歷；
2.3年以上工作經(jīng)驗(yàn)，3年以上XILINX-ZYNQ7000產(chǎn)品軟件開發(fā)經(jīng)驗(yàn)；
3.熟練使用Verilog/VHDL等硬件描述語言，能獨(dú)立進(jìn)行FPGA邏輯設(shè)計(jì)、時(shí)序分析、仿真和調(diào)試，有良好的代碼風(fēng)格；
4.精通數(shù)電、模電知識(shí)基礎(chǔ)；
5.電力電子行業(yè)優(yōu)先；
6.具有SPI、UART、RS485、CAN、以太網(wǎng)、控制算法、控制邏輯設(shè)計(jì)經(jīng)驗(yàn)；
7.熟練使用Vivado、ModelSim等設(shè)計(jì)仿真軟件；
8.英語基礎(chǔ)扎實(shí)，能閱讀各類英文論文及技術(shù)規(guī)格書；
9.具有良好的溝通協(xié)調(diào)能力；
10.具備良好的問題分析與解決能力。

附件下載

競(jìng)爭(zhēng)力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過了 *** 的競(jìng)爭(zhēng)者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：748436790 ，進(jìn)微信群請(qǐng)點(diǎn)擊添加官方客服號(hào)）

重要風(fēng)險(xiǎn)提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費(fèi)、材料費(fèi)、成本費(fèi)，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價(jià)部門批準(zhǔn)的收費(fèi)許可證明材料，若無法提供相關(guān)證明，請(qǐng)求職者提高警惕，有可能屬于詐騙或違規(guī)行為。