FPGA原型驗(yàn)證研發(fā)崗

面議

北京碩士研究生 2人 2025-02-08發(fā)布查看公告詳情

競爭力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：FPGA原型驗(yàn)證研發(fā)崗

職位類型：專職科研崗

工作地點(diǎn)：北京

招聘人數(shù)： 2

報(bào)名方式：網(wǎng)上系統(tǒng)

截止時(shí)間：2025-02-14

用人部門：電力數(shù)字化技術(shù)研究所

其他要求

學(xué)歷要求：碩士研究生

年齡要求：不超過40周歲

需求專業(yè)：

電氣工程, 電子科學(xué)與技術(shù), 信息與通信工程, 控制科學(xué)與工程, 計(jì)算機(jī)科學(xué)與技術(shù), 集成電路科學(xué)與工程

該需求專業(yè)僅展示一級學(xué)科

崗位職責(zé)

1. 負(fù)責(zé)FPGA邏輯實(shí)現(xiàn)，包括邏輯架構(gòu)設(shè)計(jì)、功能劃分、代碼編寫以及調(diào)試驗(yàn)證。
2. 負(fù)責(zé)FPGA功能和時(shí)序仿真驗(yàn)證，及測試驗(yàn)證。
3. 撰寫必要的FPGA開發(fā)過程文檔和相關(guān)技術(shù)資料。

任職要求

1.學(xué)歷要求：碩士研究生及以上學(xué)歷。
2.專業(yè)要求：電氣類、計(jì)算機(jī)科學(xué)與技術(shù)類、電子信息類、信息與通信工程類、控制科學(xué)與工程類、電子科學(xué)與技術(shù)類、集成電路科學(xué)與工程類相關(guān)專業(yè)。
3.年齡要求：一般不超過40周歲。
4.政治面貌：無
5.工作經(jīng)歷：最高學(xué)歷為博士研究生的畢業(yè)后工作應(yīng)滿1年、碩士研究生的畢業(yè)后工作應(yīng)滿2年。

其他說明

1.熟悉Verilog HDL語言、時(shí)序設(shè)計(jì)，熟練掌握Vivado/Vitis等Xilinx FPGA開發(fā)工具。
2.熟悉嵌入式系統(tǒng)，了解 DSP，F(xiàn)PGA，ARM 的相關(guān)工作機(jī)理，可以根據(jù)需要選擇合理的硬件架構(gòu)。
3.善于分析總結(jié)解決問題，具備良好的學(xué)習(xí)能力和抗壓能力，理解和清晰表達(dá)技術(shù)問題的能力。
4.邏輯思維嚴(yán)密，做事有條理，耐心，責(zé)任心和團(tuán)隊(duì)意識佳，計(jì)劃性和執(zhí)行力強(qiáng)。

競爭力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過了 *** 的競爭者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：748436790 ，進(jìn)微信群請點(diǎn)擊添加官方客服號）

重要風(fēng)險(xiǎn)提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費(fèi)、材料費(fèi)、成本費(fèi)，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價(jià)部門批準(zhǔn)的收費(fèi)許可證明材料，若無法提供相關(guān)證明，請求職者提高警惕，有可能屬于詐騙或違規(guī)行為。